FPGA, CPU, HDL ve Schematic, Verilog dili, Veri Akış Grafikleri, RTL tasarımı, zamanlama optimizasyonu, alan optimizasyonu, sentez, doğrulama, gevşek tasarım probleminden fonksiyonel ve zamanlama özelliklerini yakalama, FPGA'nın doğru seçim olup olmadığına karar verme FPGA'lar etrafında elektronik sistemlerin tasarlanması, Hesap Makinesi, Yedi Segment sürücüsü, Fare sürücüsü, VGA sürücüsü, basit bir CPU gibi belirli tasarımlarda laboratuvar çalışması. Bu dersi alma sürecinde, sayısal devrelerin nasıl uygulandığını, Veri Akışı Grafiklerini, Zamanlama Kısıtlamaları, Hız-Alan-Gücü alım satımlarını ve FPGA'lar ile normal CPU'ları kullanma arasındaki ilişkiyi açıklamaktadır.
